Map

 

 General information

 

Postal Address
(Letters)
TU Dresden
Vodafone Chair Mobile Communications Systems
01062 Dresden

(Parcels)
TU Dresden
Vodafone Chair Mobile Communications Systems
Helmholtzstr. 10
01069 Dresden

Visit Address
Office complex Falkenbrunnen
Chemnitzer Str. 50
2nd floor,
01187 Dresden

Courses Courses
 

 Courses

 

Digitale Signalverarbeitungssysteme II

Details

  • Moduleinordnung:
    im Wahlpflichtmodul Digitale Signalverarbeitungssysteme (ET-12 10 18) im
    Master-Studiengang Elektrotechnik (1./3. Sem.),
    Diplom-Studiengang Informationssystemtechnik (7. Sem.),
    Diplom-Studiengang Elektrotechnik (9. Sem.),
  • Zeitlicher Ablauf (V-Ü-P): 1 0 2
  • Zeit: V: Do-4.DS; P: Fr-4.DS-6.DS
  • Raum: V: GÖR-127
    P: 9.12.2016 13:00-18:00 BAR I/53
  • » further information (updates during semester)

Ziele des Lehrfaches

Vermittlung von Kenntnissen über den Entwurf von Signalverarbeitungsalgorithmen und deren Realisierung in digitalen Signalverarbeitungssystemen auf der Basis von digitalen Signalprozessoren (DSP). Nach einer Erweiterung der bereits im Teil I vermittelten theoretischen Grundlagen digitaler Signalverarbeitungssysteme wird im Hauptteil der Vorlesung die Signalprozessortechnik behandelt. Schwerpunkte sind dabei die Architektur von DSP, die Programmierung, Hard- und Software für die Entwicklungsunterstützung. Ein Abschnitt über Spezialschaltkreise für die digitale Signalverarbeitung rundet die Vorlesung ab.

In dem zugehörigen Praktikum durchlaufen die Studenten an Hand der beiden Standardanwendungen Digitalfilter und FFT den gesamten Entwurfszyklus von digitalen Signalverarbeitungssystemen auf der Basis von DSP angefangen von Entwurf und Simulation auf Algorithmenebene bis die Realisierung auf dem DSP.​

Inhalt des Lehrfaches

1 Diskrete lineare Systeme
Beschreibung von digitalen Signalverarbeitungssystemen im Zeit- und Bildbereich
DTFT, DFT
Lineare-, Zyklische- und Block-Faltung,
2 Digitalfilter
Entwurf von Digitalfiltern
Entwurf spezieller Filter
Besonderheiten digitaler Filter
Rechnergestützter Filterentwurf
3 Multirate digitale Signalverarbeitung
Dezimation und Interpolation
Digitale Filterbänke
4 Signalprozessoren
Signalprozessor-Architekturen
Befehle der Signalprozessoren
Speicher für Daten und Programme
Eingabe- und Ausgabebaugruppen
Bisherige Entwicklung und gegenwärtiger Stand bei DSP
5 Signalprozessoren der Reihe DSP 56k
Architektur
Bus- und Speichersystem
Datenpfad-Architektur
Adressierung, Adressrecheneinheiten
Programmcontroller
Ein- und Ausgabe
Befehlssatz des DSP 56k
Programmierung des DSP 56k
Programmbeispiel: FIR-Filter
Entwicklungsumgebung
6 Trends bei der DSP-Entwicklung
DSP der Reihe TI TMS 320
Multimedia-Video-Prozessor MVP TMS 320C8x
VLIW-Architektur des DSP TMS 320C6xxx
SHARC ADSP-2106x von Analog Devices
Siemens/Infineon/StarCore
Tricore-DSP
CARMEL-DSP
SC140 Core von StarCore
7 Spezialschaltkreise für die DSV
Multiplizierer und MAC-Schaltkreise
Spezialprozessoren für die DSV
Sigma-Delta-Wandler

Weiterführende Informationen

Skript ​- komplett:

dsv2_complete (verschluesselt).pdfdsv2_complete (verschluesselt).pdf

 

Praktikum: